EDA的CAEML增長幅度更為明顯。
根據(jù)DesignCon大會上的一項小組討論，各供應(yīng)商與研究人員正在將機(jī)器學(xué)習(xí)應(yīng)用于棘手的芯片設(shè)計難題，并已經(jīng)取得重大進(jìn)展。在EDA當(dāng)中使用人工智能已經(jīng)成為一項熱門議題，并有多篇論文以此為核心展開探討。
過去一年以來，機(jī)器學(xué)習(xí)先進(jìn)電子中心（簡稱CAEML）已經(jīng)迎來四位新的合作伙伴。這支擁有13位行業(yè)成員以及3所大學(xué)的團(tuán)隊正快速擴(kuò)大其研究工作的深度與廣度。
CAEML成員蒹 HPE公司杰出技術(shù)人員Christopher Cheng表示，“去年，我們主要關(guān)注信號完整性與功率完整性。但在今年，我們將自身產(chǎn)品以多樣化方式組合為系統(tǒng)分析、芯片布局與值得依賴的平臺設(shè)計方案，并借此在多樣性研究方面取得了重大進(jìn)展?！?/p>
北卡羅萊納州大學(xué)（三所合作高校之一）杰出教授Paul Franzon亦指出，“立足設(shè)計與制造訴求進(jìn)行的貝葉斯優(yōu)化與卷積神經(jīng)網(wǎng)絡(luò)構(gòu)建，已經(jīng)顯著提升了我們所需要的能力，而我們也開始考慮在設(shè)計流程當(dāng)中使用內(nèi)聯(lián)學(xué)習(xí)機(jī)制。”
喬治亞理工學(xué)院（另一所合作高校）教授Madhavan Swaminathan指出，“我們所面臨的核心挑戰(zhàn)之一，在于獲取企業(yè)數(shù)據(jù)。他們的大部分?jǐn)?shù)據(jù)為專有屬性，因此我們已經(jīng)提出了多種加以處理的機(jī)制。這些流程運作狀態(tài)良好，但長度超出了我們的預(yù)期?！?/p>
在去年的會議上，該小組也同樣出席現(xiàn)場。最初其擁有Analog Devices、Cadence、思科、IBM、英偉達(dá)、高通、三星以及Xilinx等九家企業(yè)的支持，且初步發(fā)展目標(biāo)主要包括調(diào)整互連、電力傳輸、系統(tǒng)級靜電放電、IP內(nèi)核復(fù)用以及設(shè)計規(guī)則檢查等。
Cadence勾勒出的發(fā)展路線圖，表明EDA行業(yè)正在AI技術(shù)使用的第二階段。圖片來源：Cadence。
Cadence Design Systems等EDA供應(yīng)商早在上世紀(jì)九十年代就開始研究機(jī)器學(xué)習(xí)技術(shù)。Cadence公司研發(fā)部高級總監(jiān)David White表示，這項技術(shù)于2013年被首次配合Virtuoso版本引入實際產(chǎn)品，其利用分析與數(shù)據(jù)挖掘為寄生參數(shù)提取創(chuàng)建機(jī)器學(xué)習(xí)模型。
到目前為止，Cadence公司為其工具提供了110多萬套機(jī)器學(xué)習(xí)模型，旨在加快計算速度。產(chǎn)品開發(fā)的下一階段是幫助布置與路由工具從人類設(shè)計師身上學(xué)習(xí)經(jīng)驗，從而推薦優(yōu)化思路以加快開發(fā)周期。White解釋稱，這類解決方案可能將同時結(jié)合內(nèi)部與云端處理資源，從而充分發(fā)揮并行系統(tǒng)與大規(guī)模數(shù)據(jù)集的全部優(yōu)勢。
Synopsys公司研發(fā)總監(jiān)Sashi Obilisetty則指出，在先進(jìn)制程節(jié)點方面，全局路由工具即將觸及現(xiàn)有算法的上限——這意味為了縮短時序收斂時間，芯片數(shù)據(jù)速率將有所下降。
以臺積電為例，去年該公司所使用的機(jī)器學(xué)習(xí)預(yù)測技術(shù)將全局布線速度提高了40 MHz。她同時指出，英偉達(dá)方面也已經(jīng)利用機(jī)器學(xué)習(xí)技術(shù)實現(xiàn)芯片設(shè)計的全面覆蓋，同時降低模擬任務(wù)量。
小組成員們表示，他們發(fā)現(xiàn)機(jī)器學(xué)習(xí)技術(shù)在以自動化方式作出特定決策以及優(yōu)化總體設(shè)計流程方面，確實擁有相當(dāng)可觀的潛力。
具體而言，研究人員們正在探索如何以更快速度運行更高數(shù)量級的AI模型，從而取代現(xiàn)有模擬設(shè)計方案。喬治亞理工學(xué)院的Swaminathan表示，相對較慢的模擬設(shè)計工具會導(dǎo)致計時錯誤、模擬電路失調(diào)，并可能在芯片重新運轉(zhuǎn)時引發(fā)建模失效。除此之外，機(jī)器學(xué)習(xí)技術(shù)還能夠取代IBIS在調(diào)整互連體系下實現(xiàn)行為建模。
除了Amazon、谷歌以及Facebook提供的圖片搜索與語音識別服務(wù)用神經(jīng)網(wǎng)絡(luò)模型之外，芯片研究人員們還在嘗試使用數(shù)據(jù)挖掘、統(tǒng)計學(xué)習(xí)以及其它工具。
北卡羅萊納州大學(xué)的Franzon報告稱，其使用的代理模型能夠在四次迭代后完成最終物理設(shè)計優(yōu)化，而人類工程師則需要20次才能完成同樣的任務(wù)。類似的技術(shù)還被用于校準(zhǔn)模擬電路并為多通道互連設(shè)置收發(fā)器。
研究人員們展示了其代理模型如何以4次迭代達(dá)成人類設(shè)計師20次迭代才能完成的效果。圖片來源：北卡羅萊納州大學(xué)。
AI技術(shù)能夠在EDA工具當(dāng)中設(shè)置數(shù)十種選項——亦被稱為“旋鈕”，從而實現(xiàn)流程自動化。Franzon解釋稱，“這些工具有時候會設(shè)置一些模糊不清的含義，其與預(yù)期結(jié)果之間存在著難以直觀理解的關(guān)系?！?/p>
HPE公司目前也在利用神經(jīng)網(wǎng)絡(luò)與超平面分類器根據(jù)電壓、溫度以及電流數(shù)據(jù)預(yù)測現(xiàn)場固態(tài)驅(qū)動器的故障狀況。
Cheng指出，“相關(guān)工作所需的訓(xùn)練數(shù)據(jù)量極大。到目前為止，各分類器皆為靜態(tài)類別，但我們希望能夠利用遞歸神經(jīng)網(wǎng)絡(luò)向其中添加時間維度。如此一來，除了單純的好／壞標(biāo)簽之外，我們還能夠?qū)崿F(xiàn)故障時間標(biāo)簽。展望未來，我們希望將這項工作的研究成果擴(kuò)展到更多參數(shù)以及更為通行的一般性系統(tǒng)故障當(dāng)中?！?/p>
（免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請進(jìn)一步核實，并對任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負(fù)任何法律責(zé)任。
任何單位或個人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。 ）
