8月8日消息（南山）天眼查顯示，近日華為技術(shù)有限公司新增多條專利信息，其中一條發(fā)明專利名稱為“芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備”，公開號(hào)為CN116504752A。

據(jù)專利摘要，本申請(qǐng)實(shí)施例提供一種芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備，用于簡(jiǎn)化芯片堆疊結(jié)構(gòu)制備工藝，涉及芯片技術(shù)領(lǐng)域。該芯片堆疊結(jié)構(gòu)包括：至少兩個(gè)堆疊設(shè)置的芯片，每個(gè)芯片包括布線層，布線層中設(shè)置有導(dǎo)電結(jié)構(gòu)；其中，至少兩個(gè)堆疊設(shè)置的芯片包括：堆疊設(shè)置的第一芯片和第二芯片，第一芯片和第二芯片之間通過鍵合層電連接；鍵合層包括第一區(qū)域、環(huán)繞第一區(qū)域的第二區(qū)域，以及除第一區(qū)域和第二區(qū)域以外的第三區(qū)域，鍵合層的第一區(qū)域在第一芯片中的布線層上的投影與第一芯片的布線層中的導(dǎo)電結(jié)構(gòu)至少部分重合；鍵合層的第一區(qū)域和第三區(qū)域中設(shè)置有金屬鍵合層。

該專利涉及的技術(shù)領(lǐng)域?yàn)樾酒夹g(shù)領(lǐng)域，尤其涉及一種芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備，該技術(shù)將被用于簡(jiǎn)化芯片堆疊結(jié)構(gòu)制備工藝。

此前有報(bào)道稱，由于美國禁令，華為無法采用美國芯片作為企業(yè)發(fā)展的基礎(chǔ)，因此華為開始注重自主研發(fā)芯片，尤其是在芯片堆疊和量子芯片相關(guān)技術(shù)上的研發(fā)上做出了不少的努力。

芯片堆疊技術(shù)是指將不同功能的芯片垂數(shù)組合在一起，使得整個(gè)芯片集成度更高，性能更優(yōu)越。還有傳聞稱，基于堆疊技術(shù)，14nm芯片實(shí)現(xiàn)7nm性能。不過，這一說法尚未得到官方的證實(shí)。

生成海報(bào)

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請(qǐng)進(jìn)一步核實(shí)，并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。