3月26日消息，新思科技（Synopsys）近日宣布推出業(yè)界首個面向PCI Express（PCIe）6.0技術的完整IP核解決方案，其中包括控制器、PHY和驗證IP，可實現(xiàn)PCIe 6.0片上系統(tǒng)（SoC）設計的早期開發(fā)?；谛滤伎萍紡V泛部署并經過硅驗證的面向PCIe 5.0的DesignWare IP核，面向PCIe 6.0的全新DesignWare IP核支持標準規(guī)范的最新功能，其中包括64GT/s PAM-4信號傳輸、FLIT模式和L0p功耗狀態(tài)。新思科技的完整IP解決方案可滿足高性能計算、AI和存儲SoC在延遲、帶寬和功耗效率方面不斷提高的要求。

為了實現(xiàn)最低延遲并最大限度地提高所有傳輸規(guī)模的吞吐量，面向PCI Express 6.0的DesignWare控制器采用MultiStream架構，可提供相當于Single-Stream設計2倍的性能。該控制器采用1024位架構，可讓開發(fā)者在1GHz時序收斂的條件下實現(xiàn)64GT/s x 16的帶寬。此外，該控制器還可在處理多個數(shù)據(jù)源以及使用多個虛擬通道時提供最佳流量。為了通過內置驗證計劃、序列和功能覆蓋來加快測試平臺的開發(fā)，面向PCIe的VC驗證IP采用了本地SystemsVerilog/UVM架構，只需小量的工作即可完成集成、配置和定制。

新思科技面向PCIe 6.0的DesignWare PHY IP可提供獨特的自適應DSP算法，可優(yōu)化模擬和數(shù)字均衡，從而最大限度地提高功耗效率，而不受通道影響。借助正在申請專利的診斷功能，PHY可實現(xiàn)接近零的鏈路關閉時間。面向PCIe 6.0的DesignWare PHY IP感知布局架構可最大限度地減少封裝串擾，并支持針對x16鏈路的密集SoC集成。為基于ADC的架構采用優(yōu)化數(shù)據(jù)路徑可實現(xiàn)超低延遲。

新思科技IP營銷和戰(zhàn)略高級副總裁John Koeter表示：“云計算、存儲和機器學習等領先應用需要傳輸大量數(shù)據(jù)，這要求開發(fā)者以最小的延遲集成最新的高速接口，以滿足這些系統(tǒng)的帶寬需求。通過新思科技面向PCI Express 6.0的完整DesignWare IP解決方案，我們的客戶可以及早開始其基于PCIe 6.0的設計，并利用新思科技在PCI Express方面的豐富專業(yè)知識和卓越領先地位，加速其在芯片領域的成功之路。”

Intel技術計劃總監(jiān)Jim Pappas表示：“PCI Express是歷史上使用最廣泛、可擴展最強的互連技術。新思科技的最新DesignWare IP是全球生態(tài)系統(tǒng)持續(xù)致力于PCIe 6.0這一重要行業(yè)標準的領先指標，并為PCIe第6代的開發(fā)和未來英特爾平臺上的應用奠定了基礎。”

上市時間和資源

面向PCIe 6.0早期訪問的DesignWare控制器和PHY IP計劃將于2021年第三季度推出。面向PCIe 6.0的驗證IP現(xiàn)已推出。

生成海報

免責聲明：本網站內容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網站出現(xiàn)的信息，均僅供參考。本網站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網站中的網頁或鏈接內容可能涉嫌侵犯其知識產權或存在不實內容時，應及時向本網站提出書面權利通知或不實情況說明，并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網站在收到上述法律文件后，將會依法盡快聯(lián)系相關文章源頭核實，溝通刪除相關內容或斷開相關鏈接。