8月30日消息，近日芯和半導體發(fā)布了“3DIC先進封裝設計分析全流程”EDA平臺。該平臺聯合全球EDA排名第一的新思科技，是業(yè)界首個用于3DIC多芯片系統(tǒng)設計分析的統(tǒng)一平臺，可為客戶構建一個完全集成、性能卓著且易于使用的環(huán)境，提供了從開發(fā)、設計、驗證、信號完整性仿真、電源完整性仿真到最終簽核的3DIC全流程解決方案。

隨著芯片制造工藝不斷接近物理極限，芯片的布局設計——異構集成的3DIC先進封裝（以下簡稱“3DIC”）已經成為延續(xù)摩爾定律的最佳途徑之一。3DIC將不同工藝制程、不同性質的芯片以三維堆疊的方式整合在一個封裝體內，提供性能、功耗、面積和成本的優(yōu)勢，能夠為5G移動、HPC、AI、汽車電子等領先應用提供更高水平的集成、更高性能的計算和更多的內存訪問。然而，3DIC作為一個新的領域，之前并沒有成熟的設計分析解決方案，使用傳統(tǒng)的脫節(jié)的點工具和流程對設計收斂會帶來巨大的挑戰(zhàn)，而對信號、電源完整性分析的需求也隨著垂直堆疊的芯片而爆發(fā)式增長。

據介紹，芯和半導體此次發(fā)布的3DIC先進封裝設計分析全流程EDA平臺，將芯和2.5D/3DIC先進封裝分析方案Metis與新思3DICCompiler現有的設計流程無縫結合，突破了傳統(tǒng)封裝技術的極限，能同時支持芯片間幾十萬根數據通道的互聯。該平臺充分發(fā)揮了芯和在芯片-Interposer-封裝整個系統(tǒng)級別的協同仿真分析能力；同時，它首創(chuàng)了“速度-平衡-精度”三種仿真模式，幫助工程師在3DIC設計的每一個階段，能根據自己的應用場景選擇最佳的模式，以實現仿真速度和精度的權衡，更快地收斂到最佳解決方案。

芯和半導體聯合創(chuàng)始人、高級副總裁代文亮表示：“在3DIC的多芯片環(huán)境中，僅僅對單個芯片進行分析已遠遠不夠，需要上升到整個系統(tǒng)層面一起分析。芯和的Metis與新思的3DICCompiler的集成，為工程師提供了全面的協同設計和協同分析自動化功能，在設計的每個階段都能使用到靈活和強大的電磁建模仿真分析能力，更好地優(yōu)化其整體系統(tǒng)的信號完整性和電源完整性。通過減少3DIC的設計迭代加快收斂速度，使我們的客戶能夠在封裝設計和異構集成架構設計方面不斷創(chuàng)新。”

生成海報

免責聲明：本網站內容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網站出現的信息，均僅供參考。本網站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網站中的網頁或鏈接內容可能涉嫌侵犯其知識產權或存在不實內容時，應及時向本網站提出書面權利通知或不實情況說明，并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網站在收到上述法律文件后，將會依法盡快聯系相關文章源頭核實，溝通刪除相關內容或斷開相關鏈接。